PIN ASSIGNMENT

160–LEAD CARD EDGE MODULE

TOP VIEW

VSS

DQ63

VCC5

DQ61

VCC5

DQ59

DQ57

VSS

DQP7

DQ55

DQ53

DQ51

VSS

DQ49

DQ47

DQ45

DQ43

VSS

DQ41

DQP5

DQ39

DQ37

DQ35

VSS

DQ33

DQ31

DQ29

DQ27

DQ25

VSS

DQP3

DQ23

DQ21

VCC5

DQ19

VSS

DQ17

VCC5

DQ15

DQ13

VSS

DQ11

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

VSS

DQ62

VCC3*

DQ60

VCC3*

DQ58

DQ56

VSS

DQP6

DQ54

DQ52

DQ50

VSS

DQ48

DQ46

DQ44

DQ42

VSS

DQ40

DQP4

DQ38

DQ36

DQ34

VSS

DQ32

DQ30

DQ28

DQ26

DQ24

VSS

DQP2

DQ22

DQ20

VCC3*

DQ18

VSS

DQ16

VCC3*

DQ14

DQ12

VSS

DQ10

43

44

45

46

47

48

49

50

51

52

53

54

55

56

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

123

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

154

155

156

157

158

159

160

VCC5

DQ9

DQP1

VCC5

DQ7

DQ5

DQ3

DQ1

VSS

A3B

A4B

A5B

A6B

A7

VSS

A9

A11

A13

A15

A17

VSS

*A19

PD1

K0

*K2

VSS

W7

W5

W3

W1

VSS

ADSC1

E1

ADV1

G1

VCC5

ADSP1

VSS

VCC3*

DQ8

DQP0

VCC3*

DQ6

DQ4

DQ2

DQ0

VSS

A3A

A4A

A5A

A6A

A8

VSS

A10

A12

A14

A16

A18**

VSS

PD0

PD2

K1

K3*

VSS

W6

W4

W2

W0

VSS

ADSC0

E0

ADV0

G0

VCC3*

ADSP0

VSS

PIN NAMES

A3 – A18

Address Inputs

. . . . . . . . . . . . . . . . . . . . . .

K0, K1

Clock

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

W0 – W7

Byte Write

. . . . . . . . . . . . . . . . . . . . . . . . . .

E0, E1

Module Enable

. . . . . . . . . . . . . . . . . . . . . . . .

G0, G1

Module Output Enable

. . . . . . . . . . . . . . . . .

DQ0 – DQ63

Cache Data Input/Output

. . . . . . . . . .

DQP0 – DQP7

Data Parity Input/Output

. . . . . . . . .

ADSC0, ADSC1

Controller Address Status

. . . . . .

ADSP0, ADSP1

Processor Address Status

. . . . . .

ADV0, ADV1

Burst Advance

. . . . . . . . . . . . . . . . . . .

PD0 – PD2

Presence Detect

. . . . . . . . . . . . . . . . . .

VCC5

+ 5 V Power Supply

. . . . . . . . . . . . . . . . . . . . .

VSS

Ground

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

* No Connect for MCM72BB32/MCM72BB64

** No Connect for MCM72BB32

MCM72BB32

•MCM72BB64

2

MOTOROLA FAST SRAM

PD2

PD1

PD0

Cache

Size

Module

VSS

VSS

NC

256KB

72BB32SG

VSS

VSS

VSS

512KB

72BB64SG